UT88minimum

Материал из MK90.ORG wiki
Перейти к:навигация, поиск

Минимальная конфигурация ЮТ-88

Стартовая конфигурация самодельного компьютера ЮТ-88 опубликована в журнале "ЮТ для умелых рук" №2 1989 год.

Состоит из центрального процессора с ПЗУ и ОЗУ, схемами сопряжения с бытовым магнитофоном, цифровой клавиатурой и шестиразрядным семисегментным дисплеем. Модуль содержит ОЗУ 1К, в ПЗУ (0,5..1К) записана управляющая программа Монитор-0. Шины данных, адреса и управления должны быть выведены на внешний разъем для стыковки с последующими модулями.

Вместе со схемой не было опубликовано печатной платы, поэтому расположение отдельных узлов при монтаже нужно было выбрать самостоятельно. Автор дает краткие рекомендации в разделе "Сборка и налаживание МикроЭВМ", в частности "для уменьшения количества соединительных проводов индикаторы дисплея постарайтесь разместить на монтажной плате", оставляя окончательный выбор за читателем: "Возможны и другие варианты конструкции". Появившийся позже "воронежский вариант" содержал индикаторы и клавиатуру на отдельной плате, в то время как на основную был добавлен КР580ВВ55А.

Схема

Схема была опубликована на развороте журнала "ЮТ для умелых рук" №2 1989 год и содержала ряд неточностей и ошибок, о которых упоминается в №12 за 1989 год с.12-14 «Консультационный пункт ЮТ88. Отвечаем на вопросы». Ниже представлена схема с исправлениями:

Исходный файл в формате GIMP, где видны все исправляющие слои:

Оригинальная схема из журнала.

Список деталей

DD1 КР580ВМ80А 1
DD2 КР580ГФ24 1
DD3 К176ИЕ5 1
DD4 К155ТМ2 1
DD5,DD6 КР580ИР82 2
DD7 К155ИД3 1
DD8 КР580ВК38 1
DD9,DD21 К155ЛН1 2
DD10,DD11 КР556РТ5 2
DD12,DD17 К155ЛА8 2
DD13,DD14 КР541РУ2 2
DD15,DD16 КР556РТ4 2
DD18,DD19 К155РП1 2
DD20 К155ИД4 1
DD22 К155ЛЕ4 1
DD23 К155РЕ3 1
DD24 К155ИЕ5 1
DA1 К140УД6 1

Адресное пространство

ЮТ-88 использует раздельное пространство для памяти и портов ввода-вывода. Дешифрация старших разрядов выполнен на К155ИД3, с последующим уточнением логическими элементами. Это вызывает повторение адресов некоторых устройств (обращение к разным адресам выбирает в итоге одно и то же устройство), что является общепринятой практикой.

Карта памяти:

Карта портов ввода-вывода:

Описание работы

Сопряжение центрального микропроцессора DD1 КР580ВМ80А выполнено по классической схеме:

  • Формирование тактовых сигналов и управление сбросом на DD2 КР580ГФ24;
  • Буферизация ША двумя регистрами DD5, DD6 КР580ИР82 с повышенной нагрузочной способностью;
  • Формирование сигналов управления и буферизация ШД на DD8 КР580ВК38.

У регистров-буферов ША пожизненно активен вход !OE (выдача состояния на выход) и STB (строб записи), поэтому они находятся в состоянии постоянного "отображения", транслируя текущее состояние ША МП другим устройствам.

Контроллер КР580ВК38 захватывает выдаваемое на ЩД слово состояния МП, формируя в соответствии с ним управляющие сигналы:

  •  !MR - инверсный сигнал чтения памяти;
  •  !MW - инверсный сигнал записи в память;
  •  !IR - инверсный сигнал чтения порта ввода-вывода;
  •  !IW - инверсный сигнал записи в порт ввода-вывода.

Сигнал !INT притянут к линии питания +12В, что соответствует работе системы с единственным источником прерываний, при возникновении которого формируется команда RST7.

Микросхема DD3 К176ИЕ5 служит для работы программных часов, формируя импульсы с интервалом в секунду. Транзистор VT1 и R5 служат для согласования МОП-выхода DD3 и ТТЛ-входа D-триггера DD4.1 К155ТМ2, выход которого подключен к входу INT МП. Управляющий выход МП INTE, запрещающий прерывания в системе (устанавливается после прерывания и сброса, затем управляется командами EI и DI) подключен ко входу R триггера DD4.1, что приводит к сбросу триггера и удержания его в таком состоянии до снятия INTE.

Дешифратор старших четырех разрядов выполнен на DD7 К155ИД3, полном дешифраторе 2-16 с инверсным выходом. Он служит для формирования сигналов выборки устройств на шине, разбивая адресное пространство на 16 сегментов по 4К.

Микросхемы однократно программиремых ПЗУ DD10 и DD11 КР565РТ5 содержат коды служебной программы Монитор-0, которая получает управление после сброса (после нажатия "Уст." управление передается по адресу 0000). ША и ШД подключаются к одноименным выводам, сигналы выборки !V1,!V2,V3,V4 формируются при помощи логических элементов DD9.1, DD9.2, DD21.5 и дешифратора DD7 таким образом, что DD10 выбирается при чтении памяти по адресам 0000..01FF, а DD11 - при чтении 0200..03FF соответственно.

Микросхемы статического ОЗУ DD13 и DD14 КР541РУ2 подключаются к ША и сигналам выборки параллельно; при этом младшие разряды ШД [0..3] подключаются к DD13, старшие ШД[4..7] - DD14. Сигнал выборки формируется при чтении или записи памяти по адресам C000..CFFF с помощью дешифратора DD7 и логических элементов DD12.1, DD12.2, DD9.4. Сигнал разрешения записи !WE подключен непосредственно к сигналу !MW DD8.

Альтернативные схемы

Источники